Formación

Diseño de circuitos en FPGA con VHDL

Dades del curs

Tipus de curs

Externo, organizan otras entidades

Objectiu

– Identificar las etapas de diseño para FPGAs utilizando el lenguaje VHDL
– Utilizar eficientemente las herramientas de desarrollo para VHDL y FPGA
– Implementar circuitos lógicos en VHDL tanto combinacionales como secuenciales
– Programas dispositivos lógicos tipo FPGA
– Desarrollar soluciones hardware a partir de una descripción del problema a resolver

Adreçat a

Dirigido a alumnos y titulados de informática, telecomunicaciones, ingeniería eléctrica o electrónica que quieran introducirse en el desarrollo para dispositivos lógicos programables tipo FPGA y en el diseño de circuitería con VHDL.

Programa

1. Introducción a los lenguajes de descripción de hardware y a los dispositivos lógicos programables
– ¿Qué es un lenguaje de descripción de hardware?
Diferencias con los lenguajes de programación y usos
– ¿Qué es un dispositivo lógico programable tipo FPGA?
Características, beneficios
– Tendencias modernas en el diseño de hardware
2. Flujo de diseño: simulación y síntesis de circuitos
– ¿Por qué simular un circuito?
– ¿En qué consiste la síntesis de un circuito?
Importancia del uso de patrones de diseño
3. Presentación del lenguaje VHDL
– Breve introducción, versiones
– Características principales
– Otros lenguajes de descripción de hardware
4. Fundamentos de VHDL
– Breve descripción de los tipos de datos principales
– Señales , variables, constantes y atributos
– Descripción de un módulo
– Interfaz (entity), entradas y salidas (ports) de un módulo
– Implementación (architecture), señales internas
– Componente (component)
– Otros elementos del lenguaje: package y library
5. Diseño estructural
– Introducción
– Declaración de un componente
– Instanciación de un componente
– Conexión de las entradas y salidas de un componente
6. Diseño de flujo de datos
– Introducción
– Sentencias paralelas de asignación
7. Bloques secuenciales de descripción de hardware
– Introducción al diseño algorítmico
– Proceso VHDL (process) y variables
– Tipos de procesos en VHDL
– La lista de sensitividad
– Sentencias secuenciales: asignaciones y bucles
– Diferencias entre señales y variables dentro de un proceso
8. Descripción de máquinas de estados en VHDL
– Introducción a las máquinas de estados
– Autótamas de Moore y Mealy
– Alternativas de descripción en VHDL
9. Tipos de datos en profundidad
– Drivers y funciones de resolución
– Subtipos, conversiones
– Tipos definidos por el usuario
10. Verificación y bancos de prueba
– Introducción a la verificación
– Verificación temporal
– Verificación funcional
– Bancos de prueba en VHDL
11. Subprogramas
– Introducción
– Procedimientos
– Funciones
12. Configuraciones

13. Arquitectura de la familia Cyclone IV
– Entradas y salidas
– Elementos lógicos
– Bloques de memoria
– Otros elementos
14. Características del diseño de circuitería en FPGAs
– Señales de reloj
– Sincronización de entradas
– Inicialización

Estos dos últimos temas son tratados de forma transversal para la realización de las prácticas y la aplicación de los contenidos del curso.

Metodologia

El curso tiene una clara orientación práctica, los conocimientos teóricos se presentan brevemente y se desarrollan en profundidad en las sesiones prácticas.
Las prácticas se realizan utilizando un kit de desarollo para dispositivos lógico programables
DE0-Nano (más información en http://www.terasic.com.tw)
El sistema de desarrollo DE0-Nano dispone de un dispositivo programable de la familia Cyclone IV de Altera Corp., memoria SRAM, memoria EEPROM utilizando el bus I2C, acelerómetro de tres ejes, convertidor analógico-digital de hasta 200 Ksps, leds, pulsadores y conmutadores.

Observacions

Conocimientos básicos del funcionamiento de los elementos digitales elementales (puertas lógicas y biestables).
No son necesarios conocimientos previos del lenguaje VHDL ni de dispositivos FPGA.

On

Entitat

UPV centro de formación permanente

Professor

Francisco Rodriguez Ballester

Habitació

Laboratorio de Tecnología de Computadores. Departamento de Informática de Sistemas y Computadores (DISCA), 2ª Planta, Edificio 1G

Quan

Data d'inici

07/07/2014

Data final

18/07/2014

Duració

40 hores presencials, 4 Crèdits ECTS

Programar

Mañanas: de lunes a viernes de 9:30 a 14:00h.

Inscripció

Inici de la inscripció

29/05/2014

Fi inscripció

04/07/2014

drets

250,00 € – Público en general
200,00 € – Colegiados COITCV/AVIT o desempleados .
150,00 € – Alumno UPV

Quota d’inscripció

Inscripción online desde su página web: https://www.cfp.upv.es

Para más información, visita su página web aquí


No està disponible la inscripció

Utilizamos cookies propias y de terceros para ofrecerte una mejor experiencia y servicio, de acuerdo a tus hábitos de navegación. Si continúas navegando, consideramos que aceptas su uso.